| Autor |
Nachricht |
| nekros7 |
 Verfasst am: 12. Mai 2008 11:01 Titel: |
|
| Ok. Mal schaun wie weit ich komme. |
|
 |
| schnudl |
| Verfasst am: 12. Mai 2008 10:58 Titel: |
|
| Für Schaltungstechnik kann ich zB den Tietze-Schenk empfehlen. Alt aber gut. Aber auch das Internet gibt genug her. Du brauchst ja nur mal nach CMOS googeln... |
|
|
| nekros7 |
| Verfasst am: 12. Mai 2008 10:56 Titel: |
|
Kannst du irgendwelche Bücher empfehlen, wo sowas genauer (Physiker Niveaus) erklärtwird? Ich müsste mich noch mit Dingen wie DRAM, SRAM, Wordline, Bitline befassen.
Danke |
|
|
| schnudl |
| Verfasst am: 12. Mai 2008 10:53 Titel: |
|
| ja, so stimmt es. |
|
|
| nekros7 |
| Verfasst am: 12. Mai 2008 10:38 Titel: |
|
Die Source vom n-MOSFET ist also auf 0V und die vom p-MOSFET ist auf 5V. Das heißt, falls am Gate HIGH anliegt, ist die U(G-S) vom p-MOSFET auf 0V und die U(G-S) vom n-MOSFET auf 5V. Der p schaltet nicht durch aber dafür der n. Falls das Gate auf LOW ist, ist U(G-S) vom p-MOSFET auf -5V und U(G-S) vom n-MOSFET auf 0V. Der p schaltet durch und der n sperrt.
Ist das korrekt? |
|
|
| schnudl |
| Verfasst am: 12. Mai 2008 10:24 Titel: |
|
| Das S dieses FETs liegt ja schon auf 0V (die Schaltungsmase). Verbinde ich das G nun mit 5V, so leitet dieser --> geschlossener Schalter --> Ua = 0V. |
|
|
| nekros7 |
| Verfasst am: 12. Mai 2008 10:17 Titel: |
|
| Ok. Das würde dem Zustand LOW entsprechen. Wenn ich jetzt 5 V an das Gate anlege, dann ist U(G-S) 0V und der p-MOSFET sperrt. Wie kann ich die Spannung am n-MOSFET ermitteln? Ich brauche dazu ja auch die zugehörige Source Spannung. |
|
|
| schnudl |
| Verfasst am: 12. Mai 2008 09:51 Titel: |
|
| Wenn das Substrat (= verbunden mit Source = S) mit 5V verbunden ist, und das Gate G mit 0V, dann liegt zwischen diesen beiden eine Spannung U(G-S) = -5V. |
|
|
| nekros7 |
| Verfasst am: 12. Mai 2008 09:40 Titel: |
|
| Also ich habe nicht so viel Ahnung von Schaltungstechnik. Wie erkenne ich an den Schaltskizzen, ob da jetzt eine positive oder negative Spannung anliegt? |
|
|
| schnudl |
| Verfasst am: 12. Mai 2008 07:23 Titel: |
|
| Der p-Kanal FET hat ja auch eine negative Gate Spannung, da sein Substrat (verbunden mit S) mit +Vdd verbunden ist. Lege ich nun 0V an das Gate, so leitet er... |
|
|
| nekros7 |
| Verfasst am: 11. Mai 2008 11:14 Titel: |
|
| Ja, ok. Aber wie soll das funktionieren? Ich brauche doch für einen p-MOSFET eine negative Spannung, um diesen leitend zu bekommen. Wieso schaltet der durch? |
|
|
| schnudl |
| Verfasst am: 11. Mai 2008 11:09 Titel: |
|
das siehst du anhand der schaltsymbole der fets.
normalerweise sind hier selbstsperrende typen am werk. |
|
|
| nekros7 |
| Verfasst am: 11. Mai 2008 10:49 Titel: CMOS Inverter |
|
| Ich hätte eine Frage zu CMOS Inverter Schaltung. Die Schaltung besteht ja aus 2 MOSFETs, einem p-MOSFET und einem n-MOSFET. Was ich noch nicht ganz nachvollziehen kann ist, ob beide selbstsperrend ider selbstleitend sind. Ich meine, dass der p-MOSFET selbstleitend seien müsste, so dass wenn das GATE auf LOW ist, das Ding durchschaltet. Jedoch kann ich in Büchern nichts darüber finden. |
|
|